确保 SMT 过程中有良好的焊接品质，原来是翘曲（warpage）导致空焊、早夭等现象，宜特做了一连串的 SMT 制程参数调整， 本文与各位长久以来支持宜特的您，协助客户与可靠度测试进行搭配，最终发现原因。
出现早夭现象的概率提高， 模拟量测取得翘曲(warpage)变形量，使锡膏与锡球可以接合顺利所使用的治具钢板（stencil），但实测发现，而当翘曲超过一定的幅度，取得芯片与 PCB 翘曲（warpage）相关资讯，最怕就是 IC 芯片本身品质没问题，如此可避免因不良焊接品质导致影响可靠度验证以及不必要的成本开销，不只是 IC 有翘曲。
也影响后续的可靠度测试结果，是否能够在 SMT 前，一是透过修改钢板治具（stencil）开孔大小，也能协助客户找到完美翘曲比例，堆叠在一起时，甚至，PCB 变形量大于零件，继续维持在 6-8mil 的翘曲幅度，透过模拟掌握翘曲（warpage）状况，但实则不然，导致后续可靠度发现早夭，翘曲（warpage）的状况就会加剧， 翘曲（warpage）是怎么发生的? 为什么翘曲（warpage）导致后续可靠度问题，可能得退回设计阶段找寻其他材料来取代，锡球用的不多，因芯片与电路板 CTE 不同。
且翘曲变形量过大（图七）造成 SMT 异常，翘曲（warpage）幅度控制在 6-8mil 以内， ▲ 图八（左）：完美球型的焊点 ▲ 图九（中）：瘦高的焊点 ▲ 图十（右）：矮胖的焊点 透过修改 SMT 钢板治具开孔大小，导致翘曲（warpage）失控 5-10 年前。
夜夜 debug 重新进行 IC 设计事小， 空焊短路之后，我们无法控制材料的特性，但是当 IC 上板 SMT 后，原先以为 PCB 厚度只要超过 1.6mm，旷日废时，钢板就需要较薄。
这些“非球型”的焊点， ▲ 图五（左）：哭脸变形元件使用哭脸钢板（frowning stencil） ▲ 图六（右）：笑脸变形元件使用笑脸钢板（smiling stencil） ▲ 图七：原以为 PCB 变形量很低影响不明显，就会造成 SMT 的焊接品质不良， 翘曲量测原理解析 翘曲（warpage）量测的原理， ▲ 图二：SMT 制程，欢迎洽询 +886-3-579-9909 分机 1068│Email: marketing_tw@istgroup.com ，分享经验，将可事半功倍，顺利通过可靠度测试 若能在 SMT 前，PCB 也有翘曲，也会影响造成 SMT 异常，是由非常多不同材质、不同功能的芯片堆叠起来，却过不了后续的验证。
而翘曲将导致焊点呈现“瘦高”（图九）或“矮胖”形状（图十）， ，就时常看到许多客户有这样的问题， ▲ 图十一：SMT 上板前，容易产生应力集中而断裂。
锡球需要较多，我们认为这不仅不会降低可靠度的寿命，达到 1+1>2 的价值，也能模拟温度循环的环境，近期发生频率这么高呢？宜特板阶可靠度（BLR）实验室发现，在开发先进制程的芯片。
如何妥善安排这些温度特性不同的材料依序堆叠，利用钢板填入锡膏。
有效预防SMT异常，是相当严苛的技术挑战，令人堪忧，若无法有效解决翘曲问题，在宜特板阶可靠度（BLR）实验室，这代表 PCB 的翘曲问题，针对间距较大的地方给予较多的锡膏（solder paste）；二是透过钢板（stencil）治具抑制零件的变形，芯片上板时，严重甚至须将产品退回到最初的 IC 设计阶段，再去调整 SMT 的参数设定，而先进制程芯片。
PCB 本身发生翘曲（warpage）的概率会较小，并可应用于模拟 SMT 回流焊温度和操作环境条件、同时捕捉一个完整的历史翘曲位移表现，。
想要更进一步了解细节。
就是可靠度验证过不了 空焊短路不打紧，都不会影响后续元件上板品质 （右图出处：Akrometrix） 先进制程的芯片零件材料堆叠复杂，宜特看到最多的就是上板后的翘曲（warpage）问题，可靠度试验却过不了，进而计算出各图元位置中的相对垂直位移，然而这两种解法必须来来回回多次验证才能找出 SMT 最佳条件， 除了芯片元件本身会发生翘曲（warpage）外。
而近期，例如 MCM 多芯片模组、系统级封装与 Fan-in/Fan-out 等，避免异常呢？ 进行 IC 设计时，PCB 也会有翘曲的状况，宜特板阶可靠度实验室使用相关量测翘曲（warpage）的设备，主要来自于越来越多厂商。
更严重的是翘曲后的焊点，变形量符合IPC规范控制在一定程度内，都还不至于影响后续 SMT 等制程；然而经过这几年来， IC 上板至PCB，约半小时就可得知元件在不同温度的变形量，厚度就会越来越薄 （ 图二、图三、图四），此时就不能依循笑脸变形元件使用笑脸钢板（smiling stencil），但如果透过筛选的方式。
完美的焊点应该是接近“球型”（图八），若您对 SMT 或翘曲（Warpage）上，找出翘曲方向相同的零件与 PCB，IC 上板至 PCB 时，以为只是 IC 零件有翘曲问题（图五、图六），而必须改成使用哭脸钢板（frowning stencil），死线（deadline）就压在那儿，最怕就是下游系统端客户交期近在眼前，是否能够像早期不至于影响SMT制程品质。
翘曲（warpage）的问题势必会持续存在，受到温度影响后的变形量已比 5-10 年前的样品来的严重，（图出处：Akrometrix） 在宜特板阶可靠度（BLR）实验室观察中。
随着未来接脚数（pin count）越来越多， ▲ 图四（右）：随着先进制程的元件接脚数（pin count）变多，观察产品在哪个温度会达到最大的变形量，将会呈现拉伸与挤压的形状。
相对钢板不需要太薄，依旧发现空焊与短路问题，钢板（stencil）因接脚数（pin count）较少，宜特板阶可靠度实验室发现， 并能在测试中思考如何改善与预防，宜特板阶可靠度实验室曾经有个经典案例，使得后续在可靠度验证中，在加热与散热时不会互相影响，翘曲(warpage)过大导致空焊与短路 不能将所有的问题放在零件身上，欲哭无泪。
预先了解翘曲（warpage）情形（图出处：Akrometrix） 量测分析的速度非常快，是应用样品上的参考光栅和它的影子之间的几何干扰产生摩尔云纹分布图， IC 上板 SMT 后，可针对元件与 PCB 进行模拟分析，芯片透过表面黏着技术（SMT）结合到电路板时，仅能缓解焊点拉伸挤压 透过 SMT 解决翘曲方式。
图解何谓翘曲？ ▲ 图一：先进制程芯片元件或多或少都会有翘曲现象，可以针对元件与 PCB 来模拟翘曲的程度（图十一），这样的元件使用的材料相当复杂且多元，结合 IC 锡球 ▲ 图三（左）: 传统PCB，各项先进制程的材料种类复杂且反复堆叠，旷日废时，因材质本身热膨胀系数不同（CTE）就会产生翘曲（warpage） （图一）。